admin

学习笔记 知识学习

良好的编码风格，有助于代码的阅读、调试和修改。虽然 Verilog 代码可以在保...
0 0 0
学习笔记 知识学习

不经意间看到几年前自己写的 FGPA 设计，代码风格勉强说的过去，但是逻辑设计方...
0 0 1
学习笔记 知识学习

关键词：三态门， 上下拉， 选择器 门级建模，是使用基本的逻辑单元，例如与门，与...
0 0 0
学习笔记 知识学习

关键词：MOS, CMOS, 双向开关, PAD 开关级建模是比门级建模更为低级...
0 0 0
学习笔记 知识学习

关键词： 门延迟， D 触发器 门延迟类型 前两节中所介绍的门级电路都是没有延迟...
0 0 0
学习笔记 知识学习

门级建模中介绍的内置门单元，例如 and，or , nor 等，均属于 Veri...
0 0 0
学习笔记 知识学习

与非门实例 组合逻辑 UDP 中，状态表规定了不同的输入组合和相对应的输出值，没...
0 0 0
学习笔记 知识学习

时序逻辑 UDP 与组合逻辑 UDP 在定义形式和行为功能上均有不同，主要区别如...
0 0 0
学习笔记 知识学习

关键词： 分布延迟， 集总延迟， 路径延迟 之前大部分仿真都是验证数字电路功能的...
0 0 0